VerilogHDL硬件描述语言复习一、
1VerilogHDL是在哪一年首次被IEEE标准化的？答：VerilogHDL是在1995年首次被IEEE标准化的。
2VerilogHDL支持哪三种基本描述方式？答：VerilogHDL可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式
使用过程化结构建模；数据流方式使用连续赋值语句方式建模；结构化方式使用门和模块实例语句描述
建模3VerilogHDL是由哪个公司最先开发的？答：VerilogHDL是由GatewayDesig
Automatio
公司最先开发的4VerilogHDL中的两类主要数据类型什么？答：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示
抽象的数据存储元件。5UDP代表什么？答：UDP代表用户定义原语6写出两个开关级基本门的名称。答：pmos
mos7写出两个基本逻辑门的名称。答：a
dor8在数据流描述方式中使用什么语句描述一个设计？答：设计的数据流行为使用连续赋值语句进行描述9采用结构描述方式描述1位全加器。答：modulefull_addabci
scoi
putabci
outputscowireS1T1T2T3xorX1S1abX2sS1ci
a
dA1T3abA2T2bci
A3T1aci
orO1coT1T2T3e
dmodule10i
itial语句与always语句的关键区别是什么？答：1i
itial语句：此语句只执行一次。2always语句：此语句总是循环执行或者说此语句重复执行。
11采用数据流方式描述24译码器。答：timescale1
s
smoduleDecoder2×4ABENZi
putABENoutput03Z
1
fwireabarBbarassig
1AbarAassig
1BbarBassig
2Z0AbarBbarENassig
2Z1AbarBENassig
2Z2ABbarENassig
2Z3ABEN
e
dmodule12找出下面连续赋值语句的错误。
assig
Reset2SelWriteBus答：不符合连续赋值语句的语法，应该为assig
2ResetWriteBus二、1下列标识符哪些合法，哪些非法？COu
T1_2Ma
y1RealwaitI
itial答：COu
T合法，1_2Ma
y非法，1，Real非法，wait合法，I
itial合法2在VerilogHDL中是否有布尔类型？答：没有3如果线网类型变量说明后未赋值，其缺省值为多少？答：z4VerilogHDL允许没有显式说明的线网类型。如果是这样，怎样决定线网类型？答：在VerilogHDL中，有可能不必声明某种线网类型。在这样的情况下，缺省线网类型为1位线网。5下面的说明错在哪里？i
teger03Ripple答：应该是i
tegerRipple036VerilogHDL有哪几大类数据类型？答：veriloghdl有两大类数据类型线网类型和寄存器类型。
7VerilogHDL有哪几种寄存器类型？答：有五种不同的寄存器类型：reg、i
teger、time、real、realtimer