在EDA实验中提供实验例程及参考方案，方便老师教学。3课题研究内容本设计以FPGA为基础实现直接数字频率合成技术，完成一个简易的任意波形信号源设计，主要研究内容包括以下几点（1）完成系统总体方案设计（2）利用硬件描述语言完成控制电路设计、仿真（3）利用开发板完成系统的硬件实现（4）进行系统调试及功能测试，完成任意信号波形发生4最终目标，以及拟采取的主要理论、技术路线和实施方案41设计预期成果及目标：（1）产生波形为正弦波、方波（2）频率范围是0HZ10MHZ（3）频率步进100HZ42采用的主要理论及技术路线DDS是从相位概念出发的一种频率合成技术。其理论基础是Nyquist抽样定理：当抽样频率fs大于被采样频率fH的两倍时，抽样得到的离散值可以无失真的还原被采样信号。DDS中这个过程被颠倒过来，在是假定抽样过程已经发生且抽样值已经量化完成，如何通过某种映射把已经量化的值送到DA以及LPF重建原始信号的问题。目前使用最广泛的一种DDS技术是利用高速存储器做查找表然后通过高速DA产生已经用数字形式存入的波形表。一个数字频率合成器主要由相位累加器、加法器、波形存储ROM、DA转换器和LPF构成。主要技术框图如下
f频率控制字
初相控制字
波形控制字
相位累加器
加法器
加法器
ROM
DA
LPF
参考时钟
DDS原理框图
相位累加器在参考时钟的作用下，进行相位累加，当相位累加器加满时就会产生一次溢出，完成一次周期性动作。波形控制：由于波形存储器中的波形是分块存储的，当波形控制字改变时，波形存储器（ROM）的输入为改变相位后的地址与波形控制字（波形地址）的和用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位N幅度转换。位的波形存储ROM相当于把0～2π的信号波形离散成2N个样值的序列
DA输出的阶梯波形中包含丰富的频率分量（频谱图为辛格函数）造成，
波形失真，为了不失真得到信号波形，需要在DA输出端增加平滑滤波器（低通滤波器），滤除高频成分。43具体实施方案：以我校电子实验中心的自制FPGA开发板为基础，结合自制的高速DAC模块和滤波器模块，ISE软件为开发工具，Verilog以以语言为开发语言，实现本设计。在达到设计目标的前提下，尽可能精简设计方案、电路结构，降低成本。431DAC模块计划采用美国TI公司的DAC902芯片，该芯片是
12bit165Msps的高速数模转换器，并行数据控制口，互补电流输出，噪声小，
完全能够满足输出频率上限10M的技术要求。432r