续计数、译码显示电路的显示等功能。当启动开关闭合时，555振荡器将产生的信号送至计数器的CP信号输入端，计数器开始计时功能。
f160为可预置的同步十进制计数器，置数与计时功能是同步的，但其清除端是异步的。当清除端MR为低电平时，不管时钟端CP如何，即可完成清除功能。原理图如23所示。
图23方案二电路原理图4武汉理工大学《电工电子综合》课程设计说明书23方案比较两种方案都可完成设计所要求的功能。方案一采用的是74LS90芯片，方案二采用的是74LS160芯片，从成本和本着最简原则，方案二采用了过多的与非门，同时考虑到实验室的芯片问题，我们小组将方案一同时也是我的个人方案作为小组方案。5武汉理工大学《电工电子综合》课程设计说明书3部分电路设计31秒脉冲信号发生电路我的方案是用555定时器构成一个多谐振荡器，为电路提供芯片工作的脉冲信号。设计中采用555来产生一秒的脉冲信号。555集成定时器是一种模拟和数字电路相混合的集成电路。它结构简单，使用灵活，用途广泛，可以组成多种波形发生器多谐振荡器定时延时电路单稳触发电路双稳态触发器报警电路检测电路频率变换电路等。其引脚图如图31所示和功能表如表32所示。GNDTIRGQRVCCDISTHRCI图31555定时器引脚图表32555定时器功能表
f6武汉理工大学《电工电子综合》课程设计说明书秒脉冲信号发生器的工作原理。如图33，由555构成的多谐振振荡器，接通电源后，电容C1被充电，VC上升，当VC上升到23VCC时，触发器被复位，此时V0为低电平，电容C通过R2和T放电，使VC下降，当下降至13VCC时，触发器又被置位，V0翻转为高电平。当C放电结束时，VCC将通过R2和R3向电容器充电，VC由13VCC上升到23VCC。当VC上升到23VCC时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为f143R32R2C1。在这里我们选择R2R724KΩ，C110uf，C201uf，即可输出1Hz，达到要求。图33555定时器原理图7武汉理工大学《电工电子综合》课程设计说明书32计时电路321计数器在数字系统中使用的最多的时序电路要算是计数器了。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常多。如果按计数器中的触发器是否同时翻转分类，可以将计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转由先有后，r