。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。
2、组合逻辑电路设计举例用“与非门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。
表5－1
fA0000000011111111B0000111100001111C0011001100110011D0101010101010101Z0000000100010111
表5－2
BCDA00
01
11
10
00
01
1
11
1
1
1
10
1
由卡诺图得出逻辑表达式，并演化成“与非的形式
Z＝ABC＋BCD＋ACD＋ABD
＝ABCBCDACDABC
根据逻辑表达式画出用“与非门构成的逻辑电路如图5－2所示。
图5－2表决电路逻辑图
用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表〔自拟〕要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进展比拟，验证所设计的逻辑电路是否符合
f要求。
三、实验设备与器件
1、＋5V直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、直流数字电压表
3、CC4011×2〔74LS00〕CC4012×3〔74LS20〕CC4030〔74LS86〕
CC4081〔74LS08〕
74LS54×2CC4085CC400174LS02
四、实验内容
1、设计用与非门及用异或门、与门组成的半加器电路。
要求按本文所述的设计步骤进展，直到测试电路逻辑功能符合设计要求为
止。
2、设计一个一位全加器，要求用异或门、与门、或门组成。
3、设计一位全加器，要求用异或、与或非门、非门实现。
4、设计一个对两个两位无符号的二进制数进展比拟的电路；根据第一个数
是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要
求用与门、与非门及或非门实现。
五、实验预习要求
1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑
图。
2、如何用最简单的方法验证“与或非门的逻辑功能是否完好？
3、“与或非门中，当某一组与端不用时，应作如何处理？
六、实验报告
1、列写实验任务的设计过程，画出设计的电路图。
2、对所设计的电路进展实验测试，记录测试结果。
3、组合电路设计体会。
注：四路2－3－3－2输入与或非门74LS54
f引脚排列
逻辑图
逻辑表达式YABCDEFGHIJYAB00IJ
fr