数字电路课程设计报告设计课题数字电子钟逻辑电路设计
班级13级电子科学与技术
姓名风流书生
学号
指导老师
设计时间2016年1月18日20日
学院物理与信息工程学院
f内容摘要
数字电子钟是一种用数字显示秒、分、时、日的计时装置与传统的机械钟相比它具有走时准确、显示直观、无机械传动装置等优点因而得到了广泛的应用小到人们日常生活中的电子手表大到车站、码头、机场等公共场所的大型数显电子钟。数字电子时钟是一个对标准频率1Hz进行计数的计数电路。通常使用石英晶体振荡器电路构成数字钟以保证其频率的稳定。以16进制芯片74HC161设计成6或10进制来实现时间计数单元的计数功能。采用CD4511作为显示译码电路。选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字再由数码管显示出来。
f目录
一、内容提要
二、设计任务和要求
三、总体方案选择的论证
四、单元电路的设计、元器件选择和参数计算
五、电路图
六、组装与调试
七、所用元器件
八、设计总结
九、附录
十、参考文献
f数字电子钟逻辑电路设计
一、内容提要
本次课程设计的目的是通过设计与实验了解CD4060、CD451174HC74、74HCl61、74HC00、74HC04等芯片的功能和管脚排列进一步理解设计方案与设计理念扩展设计思路与视野。
二、设计任务和要求
用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟要求如下
1由晶振电路产生1Hz标准秒信号。
2秒、分为0059六十进制计数器。
3时为0023二十四进制计数器。
4周显示从1日为七进制计数器。
5可手动校正能分别进行秒、分、时、日的校正。只要将开关置于手动位
置可分别对秒分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。
f三、总体方案的论证
系统框图
根据设计方案对照数字电子钟的框图可分为以下几个模块进行设计
秒脉冲发生器、计数译码、数码显示、校正电路
秒脉冲发生器是数字钟的核心部分它的精度和稳定度决定了数字钟的质量。通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz标准秒脉冲。
计数译码秒、分、时、日分别为60、60、24和7进制状态表计数器。秒、分均为六十进制即显示0059它们的个位为十进制十位为
f六进制。时为二十四进制计数器显示为0023个位仍为十进制而十位为三进制但当十进位计到2而个位计到4时清零就为二十四进制了。
数码显示采用共阴的数码管。
校正电路由于走时不准确而造成显示的时间跳变过快或过慢此时就要对表进行校准。这一功能利用手动单脉冲或连续脉冲输入对其进行校准r