考试题型简答题，程序语句解释，程序填空，编程EDA就以算为作台以是计机工平，EDA软工为发境以件具开环，PLD器或ASIC专集电为标件计现路统件者用成路目器设实电系的一技。种术现EDA技的征1、用件述言行计逻综与化开性标化更备库代术特：采硬描语进设2、辑合优3、放和准4、完的。数系设技：Topdow
即顶下设。种计先系设下，顶进功方图划和构计须字统计术1、自向的计这设首从统计手在层行能框的分结设。经“设验过计证修设再证过，断复直结能实所求功，在度功、格可性面现为理平。改计验”的程不反，到果够现要的能并速、耗价和靠方实较合的衡2、Bottomup设，自向的计由计调设库的件各门路加器计器，计合满自需计即底上设，设者用计中元如种电、法、数等设组出足己要的统不效低成高且出。系。仅率、本而易错IP：来含是知产、作，IC设领指现种能设。（块：功完，能标靠已原的义指识权著权在计域实某功的计IP核IP模）指能整性指可，验证、重的路能块IP复：IP的可用电功模。用软用VHDL等件述言述功块但并涉用么体路件现些能固成综的能。IP供计硬描语描的能，是不及什具电元实这功。IP完了合功块硬设的最阶产：膜基IP复的发助计节时，短发期避重劳。终段品掩。于用开帮设者省间缩开周，免复动可程辑列编逻阵PLA可程阵或列输电固。编阵逻PAL，编与列或列出路定编与列阵，出路定可程列辑可程阵，阵输电固。FPGA是种定的件器内做各逻资，户需器内资编连就实所要功。一半制器，件已好种辑源用只对件的源程接可现需的能ASIC指全用定制方来现计方，在底，物版级现计因也为膜的法实设的式它最层即理图实设，此称掩ASCI。CPLD即杂编逻器，从复可程辑件是EPLD改而的进来。逻综：辑合RTL级述换逻门（括发）版综或构合从辑表转到图示或换PLD器的描转到辑级包触器。图合结综：逻门示换版表，转到件配网表。合是够动现述换软工，能原图HDL语描的路能化具电结网的置表示综器能自实上转的件r