第七章第七章半导体存储器
71概述
72只读存储器ROM只读存储器
721掩模只读存储器722可编程只读存储器PROM可编程只读存储器723可擦除的可编程只读存储器EPROM可擦除的可编程只读存储器
一二三EPROM
E2PROM
FlashMemory
73随机存储器RAM随机存储器
731SRAM732DRAM
74存储器容量的扩展
741位扩展方式742字扩展方式
75用存储器实现组合逻辑函数
76用可编程逻辑阵列PLA实现组合逻辑函数用可编程逻辑阵列
可编程逻辑阵列就其典型电路结构形式而言可以看成是由一个与门阵列和一一个或门阵列组成的见下图
f……
与门阵列由若干与门组成它实现对输入信号A0A
中有关变量的与运算其输出P0Pm是一些由变量作为因子组成的乘积项或门阵列由若干或门组成它实现对P0Pm中有关乘积项的或运算其输出Z0Zl就是一些由乘积项组成的逻辑函数而且在与门阵列中应该将哪些变量相乘在或门阵列中应该将哪些乘积项相加是完全由使用者设计决定依次把这样的与或门阵列叫做可编程逻辑阵列从例752我们发现用ROM产生组合逻辑函数时存储单元的利用率往往很低由表753可知Y1Y2Y3Y4中只包含最小项m2m3m4m6m7m10m14和m15因而存储矩阵只要这8列就够了因此地址译码器只需给出w2w3w4w6w7w10w14w15这8个地址信号倘若把地址译码器改成部分最小项译码器仅挑选逻辑函数中所包含的最小项译出那么译码矩阵将能大大压缩这对于提高器件的利用率节省芯片的面积是非常不利的这种译码矩阵和存储矩阵均可变成的电路就叫做可编程逻辑阵列简称PLA下图为PLA的结构示意图它包含一个与逻辑阵列和一个或逻辑阵列与逻辑阵列可将逻辑函数所用的最小项或若干最小项合并后的乘积项译出或逻辑阵列再把这些最小项或最小项之和的信号有选择地组合得到所需的逻辑函数
……
f比较上图和书中图752即可看出用ROM产生式752的逻辑函数时译码矩阵和存储矩阵共需要816416192个存储单元而用PLA产生同样的逻辑函数只需要884896个存储单元少用一半实际上上图还可简化因为m6和m7仅同时存在于Y1和Y2中所以可将它们合并译码使与逻辑阵列和或逻辑阵列皆减少一列存储单元为了方便用户选用同时也为了降低成本PLA也为预先制造系列化的定型产品具体内容见书中的第八章
fr