一种基于CPLD的单片机与PCI接口设计方案
0引言8位单片机在嵌入式系统中应用广泛,然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线,8位数据端口,而PCI总线20规范中,除了有32位地址数据复用AD3~0外,还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的IO端口来直接控制如此众多的信号线是不可能的。一种可行的方案就是利用CPLD作为沟通单片机与PCI设备间的桥梁,充分利用CPLD中IO资源丰富、用户可自定制逻辑的优势,来帮助单片机完成与PCI设备间的通信任务。1PCI接口设计原理11PCI总线协议简介这里只讨论PCI总线20协议,其它协议仅仅是在20的基础上作了一些扩展,仅就单片机与PCI设备间的通信来说,意义不大。PCI总线是高性能局部总线,工作频率0~33MHz,可同时支持多组外围设备。在这里,我们只关心单片机与一个PCI设备间通信的情况,而且是以单片机与CPLD一方作为主控方,另一方作为PCI从设备。这样做的目的是为了简化问题,降低系统造价。PCI总线上信号线虽然多,但并不是每个信号都要用到。实际上PCI设备也并不会支持所有的信号线,比如错误报告信号PERR与SERR在网卡中就不支持。我们可以针对具体的应用选择支持其中部分信号线,还有一些信号线可以直接连电源或接地。下面简单介绍一下常用信号线的功能。AD31~0:地址数据多路复用信号。在FRAME有效的第一个周期为地址,在IRDY与TRDY同时有效的时候为数据。CBE3~0:总线命令与字节使能控制信号。在地址中传输的是总线命令;
f在数据期内是字节使能控制信号,表示AD31~0中哪些字节是有效数据。以下是总线命令编码的说明:
CBE30命令类型说明CBE30命令类型说明0000中断应答1000保留0001特殊周期1001保留0010IO读1010配置读0011IO写1011配置写0100保留1100存储器多行读
0101保留1101双地址周期0110存储器读1110存储器一行读0111存储器写1111存储器写并无效PCI总线上所有的数据传输基本上都由以下三条信号线控制。FRAME:帧周期信号。由主设备驱动,表示一次访问的开始和持续时间,FRAME有效时(0为有效,下同),表示数据传输进行中,失效后,为数据传输最后一个周期。IRD:主设备准备好信号。由主设备驱动,表示主设备已经准备好进行数据传输。TRDY:从设备准备好信号。由从设备驱动,表示从设备已经准备好进行数据传输。当IRDY与TRDY同时有效时,数据传输才会真正发生。另外,还有IDSEL信号用来在配r