2Q3CET。5、计数器的级连使用一个十进制计数器只能显示09十个数，为了扩大计数器范围，常用多个十进制计数器
51
f众友科技
数字逻辑电路
级连使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号来驱动下一级计数器。下图是由74LS192利用进位输出控制高一位的加计数端构成的加数级连示意图：
图6
74LS192级连示意图
6、实现任意进制计数（1）用复位法获得任意进制计数器假定已有一个N进制计数器，而需要得到一个M进制计数器时，只要MN，用复位法使计数器计数到M时置零，即获得M进制计数器。如下图5所示为一个由74LS192十进制计数器接成的6进制计数器。
图76进制计数器（2）利用预置功能获得M进制计数器下图为用三个74LS192组成的421进制的计数器。
52
f众友科技
数字逻辑电路
图8421进制计数器外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈置“0”信号作用下可靠置“0”。图7是一个特殊的12进制的计数器电路方案。在数字钟里，对十位的计时顺序是1、2、3、、11、12，即是12进制的，且无0数。如下图所示，当计数到13时，通过与非门产生一个复位信号，使74LS192第二片的时十位直接置成0000，而74LS192第一片，即时的个位直接置成0001，从而实现了从1开始到12的计数。
图9特殊的12进制计数器
53
f众友科技
数字逻辑电路
3、测试74LS90的逻辑功能计数脉冲由单次脉冲源提供，如果从A端输入，从QA端输出，则是二进制计数器；如果从B端输入，从QD，QC，QB输出。则是异步五进制加法计数器；当QA和B端相连，时钟脉冲从A端输入，从QD，QC，QB，QA端输出，则是8421码十进制计数器；当A端和QD端相连，时钟脉冲从B端输入，从QD，QC，QB，QA端输出，则是5421码十进制计数器。输出端QD、QC、QB、QA接一译码器74LS248（或74LS48），经过译码后接至数码管单元的共阴数码管。按表1逐项测试并判断该集成块的功能是否正常。具体的接法请参考附录和有关资料。3、测试74LS192（或CC40192）的逻辑功能计数脉冲由单次脉冲源提供，清除端、置数端、数据输入端P3、P2、P1、P0分别接至逻辑电平输出插孔，输出端Q3、Q2、Q1、Q0接一译码器74LS248（或74LS48），经过译码后接至数码管单元的共阴数码，非同步进位输出端与非同步借位输出端接逻辑电平显示插孔。按表2逐项测试并判断该集成块的功能是否正常。具体的接法请参考附录和有关资料。4、测试74LS161的逻辑功能具r