EDA设计报告基于DDS的正弦信号发生器
专业:班级:学号:姓名:
f目录一、DDS信号发生器原理…………………………………………2二、基于DDS的正弦信号发生器设计实现………………………3三、DDS信号发生器原理图……………………………………………6四、仿真结果……………………………………………………………7五、硬件调试结果及分析……………………………………………7六、心得与体会…………………………………………………………9
111
f一DDS信号发生器原理
对于正弦信号发生器,它的输出可以用下式来描述:
其中,Sout是指该信号发生器的输出信号波形,fout只输出信号对应的频率。上式的表述对于时间t是连续的,为了用数字逻辑实现该表达式,必须进行离散化处理,用基准时钟clk进行抽样,令正弦信号的的相位θ为在一个clk周期Tclk,相位θ的变化量为
其中fclk指clk的频率对于2π可以理解为“满”相位,为了对Δθ进行数字量化,把2π切割成2N,用词每个clk周期的相位增量Δθ用量化值BΔθ来描述:BΔθ(Δθ2N)2π,且BΔθ为整数与上式联立可得:
显然,信号发生器可以描述
其中θk1指前一个clk周期的相位值,同样得出
由以上推倒可以得出,只要对相位的量化值进行简单的累加运算,就可以得到正弦信号的当前相位值,而用于累加的香味增量量化值BΔθ决定了信
211
f号的输出频率fout并呈现简单的线性关系。直接数字合成器DDS就是根据以上原理而设计的数控频率合成器,下图
为其基本DDS结构,主要有相位累加器、相位调制器、正弦ROM查找表构成图中的相位累加器、相位调制器、正弦ROM查找表是DDS结构中的数字部分,
二、基于DDS的正弦信号发生器设计实现
根据设计原理框图分别设计出加法器、寄存器、正弦波ROM。1、32位加法器ADDER32设计
在原理图文件文件下在空白处双击,单击“MegaWizardPlugI
Ma
ager”选择第一项
311
f选择器件为cyclo
e,语言方式为VerilogHDL。在算数项Arithmetic中选择计数器LPM_ADD_SUB存于所建工程文件夹下命名为ADDER32
单击NEXT进入以后对话框后选择32位加法器工作模式选择有一位加法进位输出,选择有符号加法方式,选择2级流水线工作模式此时该加法器变为有时序电路的模块,最后至fi
ish按钮,编辑完成。
2、32位寄存器DFF32设计寄存器DFF32由LMP_FF宏模块担任,生成方法同ADDER32相同,设置
位数为32位,且为时序控制模块。
411
fDFF32与ADDER32构成一个32位累加器其高十位A3122为波形数据ROM的地址3r