大红鹰学院课程设计
常计数；在分校时时不影响小时、秒的正常计数。具体设计方案有如下三种：（1）用集成门电路实现。（2）用二选一的数据选择器实现。（3）用单次脉冲产生电路实现。图3为方案（1）、（2）的校时电路，图中当控制信号为“1”时正常走时；当控制信号为“0”时用秒脉冲校时。需要注意的是，控制信号“1”或“0”实际上由开关产生，可能会产生抖动而影响校时操作，必要时可在开关两端并联一个001uF电容或者利用RS触发器构成专门的去抖动电路。
图3校时电路
24整点报时电路设计
整点报时电路的功能是：每当数字钟走时到整点时发出声响，有些情况下对声响还有其他特殊要求，如：声响的音调、次数以及几点响几声等。具体设计方案有如下几种：（1）利用分位60进制计数器的进位信号。如图4所示，分位60进制计数器向小时位计数器产生进位信号时，正好是整点时刻。但该进位信号为窄脉冲，不能直接驱动发声，故将此信号经一单稳态触发器展宽后再送蜂鸣器。
18
f宁波大红鹰学院课程设计
图4整点报时电路之一（2）利用比较器或集成逻辑门实现。当分位、秒位计数器的输出端均为“59”（01011001）时，下一秒即为整点时刻。用4片4位集成比较器将“59”、“59”分别和分位、秒位计数器的当前时间进行比较，当它们相等时即产生整点控制信号。根据这一思路，可提前几秒开始整点报时。此外用集成逻辑门也可实现。（3）实现“整点为几报几下”。其主要思路是：设计一个2位减法计数器，将数字钟小时个位及十位的当前时间作为减法计数器的预置数据，将分位60进制计数器的进位信号作为置数控制信号。则每当整点时刻到达时，减法计数器从小时计数器的整点值开始进行减计数，每减一次响一声，直到零为止，如图5所示。
图5整点报时电路之二（4）要求在差10秒为整点时产生每隔1秒鸣叫1次的响声：共叫5次，每次持续1秒，前4声为低音500Hz，后1声为高音1KHz。其主要思路是：设4声低音分别发生在59分51秒、53秒、55秒、57秒，最后1声高音发生在59分59秒，它们的持续时间均为1秒。如
19
f宁波大红鹰学院课程设计
表1所示。表1秒个位计数器的状态CP秒5051525354555657585900低音停低音停低音停低音停高音停Q3Q2Q1Q0功能
由表可知，当Q3为“1”时，高音1kHz输入声响电路；当Q3为“0”时，低音500Hz输入声响电路。且只有当分十位的Q2Q0为“11”、分个位的Q3Q0为“11”、秒十位的Q2Q0为“11”、秒个位的Q0为“1”时，才会有信号输入到声响电路而发出声音r