fdefaulte
dcasee
dmodule9、顶层模块
OUT7b0000_001
调用所有的底层模块moduleclock_topout_Mi
Lout_Mi
Hout_HourLout_HourHclk
CRENAdj_Mi
Adj_Houradjust_TimeSECDGASelVoicealarm_O
Display_Ai
putclk
CRENAdj_Mi
Adj_HourSelDisplay_Aadjust_Timealarm_O
output60out_Mi
Lout_Mi
Hout_HourLout_HourHoutputSECoutputDGVoiceAwire70HourSeco
dMi
uteA_HourA_Mi
utewireMi
L_ENMi
H_ENHour_ENout_Mi
Lout_Mi
Hout_HourLout_HourHwire60
wireDGSelAfe
pi
cou
ter6U0CPclkU2Seco
d74
CRSeco
d304h9CP秒钟以LED来显示
cou
ter10U1Seco
d30
CRENCP秒钟的60进制assig
SECSeco
d0
分钟低位的使能端，满足条件才计数assig
Mi
L_ENAdj_Mi
1adjust_Time1Seco
d8h59分钟高位的使能端，满足条件才计数assig
Mi
H_ENAdj_Mi
adjust_Time1Mi
ute304h9Mi
ute304h9Seco
d8h59Adj_Mi
0cou
ter10U3Mi
ute30
CRMi
L_ENCP分钟的60进制cou
ter6assig
Hour_ENAdj_Hour1adjust_Time1Mi
ute8h59Seco
d8h59cou
ter24U5Hour74Hour30
CRHour_ENCPSel时钟的24进制U4Mi
ute74
CRMi
H_ENCP
fbaoshiU11Seco
d70Mi
ute70Hour70DGVoiceCPalarm_SetalarmU12Adj_Mi
Adj_HourCP
CRDisplay_AA_HourA_Mi
uteU13HourMi
uteA_HourA_Mi
uteSeco
dACPalarm_O

显示模块的调用displayU6Mi
ute30A_Mi
ute30Display_Aout_Mi
LdisplayU7Mi
ute74A_Mi
ute74Display_Aout_Mi
HdisplayU8Hour30A_Hour30Display_Aout_HourLdisplayU9Hour74A_Hour74Display_Aout_HourHe
dmodule为各个输入输出接口分配引脚，如下，使其在实验板上的数码管上显示结果。
整个实验通过验收。五、调试过程1、调试步骤⑴如果程序编译出错，可以根据错误提示找出错误，这类错误比较容易解决。比如某一行少一个“；”之类的。⑵如果编译通过，再进行仿真，通过仿真波形来判断程序是否出现了逻辑性的错误，这些需要仔细的研究仿真波形，才能看出错误的所在。
f⑶仿真后，确定仿真波形和程序没有问题，再进行引脚的分配，引脚分配后，编译，再烧写到DE0板上，如果出现错误，返回引脚分配，找出错误所在。⑷在DE0实验板上运行程序时，碰到一些功能与设计不符，或者产生了竞争冒险等问题的时候，应该对程序进行查错和对时序的优化，通过不断的改进和优化程序，最终得到的程序才符合要求。2、调试中碰到的问题及解决方法（1）、用Quartus自带的波形仿真器时，必须在仿真前，将自己编写的波形文件设置为顶层文件，不然的话，仿真结果将是高阻态。（2）、在编写代码时，对于一些比较不常用的verilog语法不是很熟练r