《数字逻辑系统设计》课程教学大纲
一、《数字逻辑系统设计》课程说明
（一）课程代码：11133049（二）课程英文名称：DigitalLogicSystemDesig
（三）开课对象：电子信息工程（本科）（四）课程性质：数字逻辑系统设计是电子信息学科的一门专业教育课。本课程的目的在于运用硬件描述语言建模、仿真和综合技术设计高性能数字信号处理电路。先修课程：电路、模拟电子技术、数字电子技术、电工电子学（五）教学目的：
本课程阐述数字系统设计方法和PLD应用技术，目的是引导学生从功能电路设计转向系统设计；由传统的通用集成电路应用转向可编程逻辑器件的应用；从硬件设计转向硬件软件高度渗透的设计，从而拓宽数字技术知识面提高设计能力。
（六）教学内容：
本课程讲述VHDL语言、数字逻辑电路设计基础以及CPLD可编程逻辑器件应用基础，通过本课程的学习学生可以掌握用VHDL语言作为工具，设计数字逻辑电路，并在CPLD可编程逻辑器件上实现自己的设计。本课程开设的基本出发点是让学生掌握VHDL语言，用VHDL语言作为设计工具，完成数字系统以及CPLD的应用设计。
（七）学时数、学分数及学时数具体分配学时数：6892学时分数：5学分教学内容第一章概述第二章PLD硬件特性与编程技术第三章VHDL基础第四章QuartusII使用方法第五章VHDL状态机第六章VHDL语句第七章VHDL结构第八章DSPBuilder设计初步第九章DSPBuilder设计深入期中考试及试题讲解讲授2481446410128144204实验实践00482212180000合2412226622308104204计学时数具体分配：
f总复习合（八）教学方式计
24868以多媒体教学手段为主要形式的课堂教学。
02030
26898
（九）考核方式和成绩记载说明考核方式为考试。严格考核学生出勤情况，达到学籍管理规定的旷课量取消考试资格。综合成绩根据平时成绩和期末成绩评定，平时成绩占20，实验成绩占20，期末成绩占60。
二、讲授大纲与各章的基本要求第一章概述
教学要点：章要达到的目的主要是让学生了解EDA技术的发展概况、本实现目标及发展趋势，了解VHDL硬件描述语言、VHDL综合及VHDL自顶向下的设计方法。教学时数：2学时教学内容：11电子设计自动化技术及其发展12电子设计自动化应用对象13VHDL14EDA的优势15面向FPGA的开发流程16QuartuscⅡ概述17IP核18EDA技术的发展趋势考核要求：11电子设计自动化技术及其发展（了解）12电子设计自动化应用对象（了解）13VHDL（了解）14EDA的优势（了解）15面向FPGAr