3．下列逻辑电路中为时序逻辑电路的是
。
A变量译码器B加法器
C数码寄存器
D数据选择器
4N个触发器可以构成最大计数长度（进制数）为
的计数器。
AN
B2N
CN2
D2N
5N个触发器可以构成能寄存
位二进制数码的寄存器。
AN1
BN
CN1
D2N
6．五个D触发器构成环形计数器，其计数长度为
。
A5
B10
C25
D32
7．同步时序电路和异步时序电路比较，其差异在于后者
。
A没有触发器
B没有统一的时钟脉冲控制
C没有稳定状态
D输出只与内部状态有关
8．一位8421BCD码计数器至少需要
个触发器。
A3
B4
C5
D10
9欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同
步二进制计数器，最少应使用
级触发器。
A2
B3
C4
D8
10．8位移位寄存器，串行输入时经
个脉冲后，8位数码全部移入寄存器中。
A1
B2
C4
D8
11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要
个
触发器。
A2
B6
C7
D8
E10
12．某电视机水平垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ
f的脉冲，欲构成此分频器至少需要
个触发器。
A10
B60
C525
D31500
13．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8
位，完成该操作需要
时间。
A10μSB80μS
C100μS
D800ms
14若用JK触发器来实现特性方程为Q
1AQ
AB，则JK端的方程为
。
AJAB，KAB
BJAB，KABCJAB，KABDJAB，KAB
15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要
片。
A3
B4
C5
D10
16．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用
个触
发器。
A2
B3
C4
D10
十四、判断题（正确打√，错误的打×）1．同步时序电路由组合电路和存储器两部分组成。（）2．组合电路不含有记忆功能的器件。（）3．时序电路不含有记忆功能的器件。（）4．同步时序电路具有统一的时钟CP控制。（）5．异步时序电路的各级触发器类型不同。（）6．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（）7．环形计数器如果不作自启动修改，则总有孤立状态存在。（）8．计数器的模是指构成计数器的触发器的个数。（）9．计数器的模是指对输入的计数脉冲的个数。（）10．D触发器的特征方程r