除数，N的大小，一般N的值要做几次试探才能最终确定；4得到所设计的FIR滤波器的单位抽样响应该响应逼近理想：h
hd
ω
，
0，1…，N1；5求HejwDTFTh
，检查是否满足设计要求，若不满足，则需重新按照上述步骤设计。
4数字滤波器的实现
要实现的低通FIR滤波器：通带边缘频率ωp10kHz，阻带边缘频率ωs22kHz，阻带衰减δ275dB，采样频率fs50kHz。根据对滤波器的分析可求得系统的差分方程。所求得的h
在程序设计过程中可用一个数组存放。X
是A／D转换器采样值。让其逐项相加，再输出即可。实现滤波器所采用的硬件平台为DSK2812，实现流程如图1所示。
3
fXX大学XX届本科毕业论文
1启动CCS，新建一个丁程，命名为FILTER。
2新建一个DSP／BIOS的配置文件，命名为Fiher．cmd，并将
其加入该工程中。在配置文件中设置所用到的硬件中断，它对应A／
D采样的硬件中断。还需设置一个软件中断，用来对A／D转换模块
采集到的数据滤波。因为滤波器处理数据需一定时间，所以将其放到软件中断中，通过BIOS的任务调度实现对信号的滤波。
3配置系统时钟，系统有基于PLL的时钟模块，为器件及各种外
设提供时钟信号。在X1／XCLKIN和X2两个引脚间连接一个30MHz的晶体振荡器可采用外部时钟，将输入的时钟信号直接接到X1／
XCLKIN引脚，而X2引脚悬空，这种情况下，不使用内部振荡器。
然后经PLL倍频后，为系统提供时钟。通过PLLCR寄存器的值可配置15150MHz的时钟。则TMS320F2812得到SYSCLKOUT，通过配置高速外设时钟HISPCP和慢速外设时钟LOSPCP控制外设，从而实现整个系统的时钟系统控制。这里设置系统的时钟HSPCLK为150
MHz。
4
fXX大学XX届本科毕业论文
4数字滤波器通过EVA1模块设置采样频率。首先将该模块配置
为连续增计数模式。当周期寄存器和定时器的值相等时，产生一个外设中断请求，选择其启动A／D转换器，则在中断标志位置位的同时将A／D转换启动信号送至A／D转换模块。故只需配置定时器的周期值，便可改变A／D转换器的采样频率。滤波器的通用定时器采用内部CPU时钟HSPCLK作为时钟源，而内部时钟源可通过时钟预定标参数寄存器设置。这里设置的内部高速外设时钟为系统时钟。
5A／D转换模块的配置。A／D转换模块的A／D转换器有16
个通道，可配置为2个独立的8通道模块，分别服务于事件管理器A和B。两个独立的8通道模块也可级联构成一个16通道模块。尽管在模数转换模块中有多个输入通道和两个排序器，但仅有一个转换器。将其配置为两个独立8通r