因此IO引脚数相对较小。
2
f基于TMS320VC5416的GPS解调器硬件平台设计应用
21总线结构
VC5416体系结构由8条主要的16位总线4条程序数据总线和4地址总线构成：1程序总线PB：从程序存储器装载指令码和立即操作数。23条数据总线CB，DB，EB：负责将片上的各个不同的部分相互连接，例如
CPU，数据地址产生逻辑，程序地址产生逻辑，片上外设和数据存储器。其中，CB和DB传送从数据存储器读取的操作数。EB传送写到存储器的数据。34条地址总线PAB，CAB，DAB，EAB：负责装载指令执行所需要的地址。PB能加载保存于程序存储空间的操作数如系数表到乘法器和加法器进行乘一加操作或利用数据移动指令MVPD和READA把操作数移动到数据存储空间的目的地址中。这种性能，与双操作数读取的特性一起，使VC5416支持单周期三操作数指令。VC5416还有一条双向的片上总线用于访问片上外设。这条总线轮流使用DB和EB与CPU连接。
22内部存储器
VC5416存储器被组织成三个独立的可选择的空间程序存储空间、数据存储空间和10空间。大小都是64K，总共是192K大小。包括随机存储器RAM和只读存储器ROM。其中，RAM是双存取访问RAMDARAM。DARAM被组织在一些块上，因为每个DARAM块能够在单机器周期中被访问两次，结合并行的体系结构，使得VC5416得以在一个指定的周期内完成4个并发的存储器操作一个取指操作、两个数据读操作和一个数据写操作。DARAM总是被映射到数据存储空间上，也可被
映射进程序存储空间用于保存程序代码。VC5416的26个CPU寄存器和片上外设寄存器被映射在数据存储空间。VC5416提供了三个控制位用于在存储空间中配置片上存储器，利用这三个控制位可以设置片上存储器怎样配置到不同存储空间，指定是配置到程序存储空间还是数据存储空间。以上通过设置处理器模式状态寄存器PMST中的状态位，可以进行调整。1MPMC位：
当MPMC1时，禁止片上ROM配置到VC5416的程序存储空间中，即微处理器模式；
当MPMC0时，允许片上ROM配置到VC5416的程序存储空间中，即微计算机模式。2OVYL位：
当OVYL1时，片上RAM配置到程序和数据存储空间中；当OVYL0时，片上RAM仅配置到数据存储空间。3DROM位当DROM1时，片上ROM配置到程序和数据存储空间。当DROMO时，片上ROM不配置到数据存储空间。DROM与MPMC状态无关。
1：程序存储空间当芯片复位时，复位和中断向量分配在FF80h开始的程序存储空间，VC5416
3
f基于TMS320VC5416的GPS解调器硬件平台设计应用
也允许中断向量表重定位到任意一个r