硬件EMC设计规范
f硬件EMC设计规范
引言：本规范只简绍EMC的主要原则与结论，为硬件工程师们在开发设计中抛砖引玉。电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC就围绕这些问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，但已延伸到其他学科领域。本规范重点在单板的EMC设计上，附带一些必须的EMC知识及法则。在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等。在高速逻辑电路里，这类问题特别脆弱，原因很多：1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁；2、信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易；3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。4、引起信号线路反射的阻抗不匹配问题。
一、总体概念及考虑1、五一五规则，即时钟频率到5MHz或脉冲上升时间小于5
s，则PCB板须采用多层板。2、不同电源平面不能重叠。3、公共阻抗耦合问题。
模型：
I1ZS1
VS1
ZS2
VS2
I2
ZL1ZL2
ZGVN12
I1＋I2
1
fVN1＝I2ZG为电源I2流经地平面阻抗ZG而在1号电路感应的噪声电压。由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电的抗扰度。解决办法：①模拟与数字电路应有各自的回路，最后单点接地；②电源线与回线越宽越好；③缩短印制线长度；④电源分配系统去耦。
4、减小环路面积及两环路的交链面积。
5、一个重要思想是：PCB上的EMC主要取决于直流电源线的Z0
L
L
C
C
电源线分布电感与电容
C→∞，好的滤波，L→0，减小发射及敏感。
WD
Z0＝LC＝377dwμrεr，如果01Ω极好。
二、布局下面是电路板布局准则：
低频中频
模拟电路
逻辑电路
高频连接器
模拟接口电路逻辑接口电路连接器
2
f时钟
中继低速逻辑电路
存储器
摸－数转换器数－模转换器
低频数字IO低频模拟IO
带状电缆连接器
1、晶振尽可能靠近处理器2、模拟电路与数字电路占不同的区域3、高频放在PCB板的边缘，并逐层排列4、用地填充空着的区域
三、布线1、电源线与回线尽可能靠近，最好的方法各走一面。2、为模拟电路提供一条零伏回线，信号线与回程线小与5：1。3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。4、手工时钟布r