EDA卷答案一、单项选择题
1、2基于EDA软件的FPGACPLD设计流程为：原理图HDL文本输入→__A__→综合→适配→____B____→编程下载→硬件测试。P14A功能仿真B时序仿真C逻辑综合D配置3IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__A___。P25A软IPB固IPC硬IPD全对4综合是EDA设计流程的关键步骤，在下面对综合的描述中，_____D____是错误的。P15A综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。B综合就是将电路的高级语言转化成低级的，可与FPGACPLD的基本结构相映射的网表文件。C为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。D综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。5大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过___A__实现其逻辑功能。P42A可编程乘积项逻辑B查找表（LUT）C输入缓冲D输出缓冲6VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____B___。P274A器件外部特性B器件的内部功能C器件外部特性与内部功能D器件的综合约束7电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；下列方法中___A___不属于面积优化。P238A流水线设计B资源共享C逻辑优化D串行化8进程中的信号赋值语句，其信号更新是___B____。P134A立即完成B在进程的最后完成C按顺序完成D都不对9不完整的IF语句，其综合结果可实现__A__。P147
1
fA时序逻辑电路B组合逻辑电路C双向电路D三态控制电路10状态机编码方式中，其中__A__占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。P221A一位热码编码B顺序编码C状态位直接输出型编码D格雷码编码
二、VHDL程序填空
1下面程序是1位十进制计数器的VHDL描述，试补充完整。
LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYCNT10ISPORTCLKINSTD_LOGICQOUTSTD_LOGIC_VECTOR3DOWNTO0ENDCNT10ARCHITECTUREbhvOFCNT10ISSIGNALQ1STD_LOGIC_VECTOR3DOWNTO0BEGINPROCESSCLKBEGINIFCLKEVENTANDCLK1THEN边沿检测IFQ110THENQ1OTHERS0置零ELSEQ1Q11加1ENDIFENDIFENDPROCESSQQ1ENDbhv
2下面是一个多路选择器的VHDL描述，试补充完r