学生报告
学专年学院：软件业：软件级：2010级号：24320102202460学院工程
实验
学生姓名：高伟同组学生姓名：同组学生姓名：何建明实验课程名称：实验课程名称：计算机组成原理实验实验名称：具有DMA控制功能的总线接口实验指导教师：曾文华、蔡艺军、廖凌宇实验时间：20124919002100实验地点：漳州校区生化楼603
2012年4月18日
批注ZWH1主要说明本实验要达
一、实验目的与要求
到的目的和具体的要求（实验将实现
1掌握DMA控制信号线的功能和应用2掌握在系统总线上设计DMA控制信号线的方法
的功能）
f二、实验设备
1、TDCMA教学实验系统1台（通过USB串行接口与PC微机相连）2、PC微机1台
批注a2描述本实验的基本原理
实验原理三、实验原理
有一类外设在使用时需要占用总线其中的典型代表是DMA控制机在使用这类外设时总线的控制权要在CPU和外设之间进行切换这就需要总线具有相应的信号来实现这种切换避免总线竞争使CPU和外设能够正常工作下面以DMA操作为例设计相应的总线控制信号线实验原理图如图431所示
图1实验原理图
进行DMA操作时外设向DMACDMA控制机发出DMA传送请求DMAC通过总线上的HOLD信号向CPU提出DMA请求CPU在完成当前总线周期后对DMA请求做出响应CPU的响应包括两个方面一方面让出总线控制权一方面将有效的HALD信号加到DMAC上通知DMAC可以使用总线进行数据传输此时DMAC进行DMA传输传输完成后停止向CPU发HOLD信号撤消总线请求交还总线控制权CPU在收到无效的HOLD信号后一方面使HALD无效另一方面又重新开始控制总线实现正常的运行如图431所示在每个机器周期的T4时刻根据HOLD信号来判断是否有DMA请求如果有则产生有效的HALD信号HALD信号一方面锁死CPU的时钟信号使CPU保持当前状态等待DMA操作的结束另一方面使控制缓冲
1
f数据缓冲地址缓冲都处于高阻状态隔断CPU与外总线的联系将外总线交由DMAC控制DMA操作结束后当DMAC将HOLD信号置为无效DMA控制逻辑在T4时刻将HALD信号置为无效HALD信号一方面打开CPU的时钟信号使CPU开始正常运行另一方面把控制缓冲数据缓冲和地址缓冲交由CPU控制恢复CPU对总线的控制权数据缓冲和地址缓冲由数据总在本实验中控制缓冲由写在16V8芯片中的组合逻辑实现线和地址总线左侧的74LS245实现以存储器读信号为例体现HALD信号对控制总线的控制首先模拟CPU给出存储器读信号置WRRDIOM分别为010当HALD信号r