用逻辑块GLB的输出信号或IO单元的输入信号连接到GLB的输入端。通用逻辑块GLB位于全局布线区GRP的四周，每个GLB相当于一个GAL器件。输入输出单元IOC位于器件的最外层，它可编程为输入、输出和双向输入输出模式。输出布线区ORP是介于GLB和IOC之间的可编程互连阵
3
f列，以连接GLB输出到IOC。时钟分配网络CDN产生5个全局时钟信号，以分配给GLB和IOC使用。715若用XC4000系列的FPGA器件实现4线16线译码器，请问最少需占用几个CLB题715解：
最少需占用8个CLB。第一个CLB可以完成任意两个独立4变量逻辑函数或任意一个5变量逻辑函数，产生两个输出。而4线16线译码器由4个输入变量产生16个输出变量，那么8个CLB的G、F组合逻辑函数发生器的输入端均共用译码器的4个输入变量，而每个CLB则分别完成译码器的16个输出变量中的2个输出。具体实现如图题解715。
图题解715
4
fr