。我们根据
PSEN、ALE和XTAL2输出端是否有信号输出，可以判别80C51是否在工
作。
ALEPROG（30脚）在访问片外程序存储器时，此端输出负脉冲作
为存储器读选通信号。CPU在向片外存储器取指令期间，PSEN信号在
12个时钟周期中两次生效。不过，在访问片外数据存储器时，这两次
有效PSEN信号不出现。PSEN端同样可驱动8个LSTTL负载。我们根据
PSEN、ALE和XTAL2输出端是否有信号输出，可以判别80C51是否在工
作。
EAVPP（31脚）当EA端输入高电平时，CPU从片内程序存储器
地址0000H单元开始执行程序。当地址超出4KB时，将自动执行片外
程序存储器的程序。当EA输入低电平时，CPU仅访问片外程序存储器。
在对87C51EPROM编程时，此引脚用于施加编程电压VPP。
输入输出引脚：
（1）P00P07
39脚32脚
（2）P10P17（1脚8脚）
（3）P20P27（26脚21脚）
（4）P30P37（10脚17脚）
P0口：P0口为一个8位漏级开路双向IO口，每脚可吸收8TTL
门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用
于外部程序数据存储器，它可以被定义为数据地址的第八位。在FIASH
编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，
此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向IO口，P1
口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为
高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由
于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接
收。
13
fP2口：P2口为一个内部上拉电阻的8位双向IO口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向IO口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口，如下表所示：P3口管脚备选功能P30RXD（串行输入口）P31TXD（串行输出口）r