2218259的工作原理一数据总线缓冲器8259A与系统数据总线的接口是8位双向三态缓冲器CPU与8259A之间的控制命令信息状态信息以及中断类型信息都是通过缓冲器传送的二读写控制逻辑CPU通过它实现对8259A的读写操作三级连缓冲器用以实现8259A芯片之间的级连使得中断源可以由8级扩展至64级四控制逻辑电路对整个芯片内部各部件的工作进行协调和控制五中断请求寄存器IRR8位用以分别保存8个中断请求信号当响应的中断请求输入引脚有中断请求时该寄存器的相应位置1六中断屏蔽寄存器IMR8位相应位用以对8个中断源的中断请求信号进行屏蔽控制当其中某位置