U3C（非门）组成。当串行码经U1进行四位移位后，实现串／并变换。若出现四个连0时，U7A输出为“1”，使连0串的第4个0变为“1”，完成补V功能；若无四连0时，U7A输出与原码相同，即不补V。经四连0检测及补V电路的码流，经U1中的D触发器，送给后续电路。
图416四连0检测电路及补V电路
（2）加B补奇电路该电路主要由U8A、U8B及U11A组成。补后的码流送入由U11A组成的计数器。
U8A是相当于由与非门组成的开关，当无补V脉冲时，U8A不对码流产生影响。当有补V脉冲时，若U11A的计数个数为偶数时，U8A（与非门）因补V脉冲与计数器输出脉冲的共同作用，使U8A输出状态发生翻转，关闭U8B，使之输出为“1”，即在原码中的四连0中的第1个“0”处，使“0”变为“1”。若计数个数为奇数时，U8A因补V脉冲与计数脉冲的共同作用使之不发生翻转而打开了U8B，不影响原码流状态。以上过程可归纳为：两V码之间为奇数个“1”时，不加B。两V码之间为偶数个“1”时，加B。
13
f图417加B补奇电路及V码极性形成电路
图418加B补奇电路及V码极性形成电路形式（3）V码极性形成电路
该功能电路由U1D（D触发器）与U8D（与非门）组成。其功能是使加入的V脉冲的极性与连0码前最接近的“1”码的极性相同。（4）双极性码形成电路
由U11B、U14A、U14B、U15A、U15B、U16组成。其中U11B为由JK触发器组成的计数器，并有正、反相输出，且与信码及时钟共同送入与门U14A和U14B，变成两路B和B单极性信号，去控制U16的双四选一模拟开关，使单极性码变为双极性的HDB3码。
14
f图419双极性码形成电路及误码插入电路
以上电路都是由FPGA语言实现最终在FPGA中形成的器件如下图所示：
图420HDB3编码模块封装形式clk是256kHz的时钟输入，NRZ是串行非归零码的输入输出Aout是单极性的的输出；Bout是单极性的反相输出。3、汉明编码模块汉明编码是能够自动产生3位的监督码，并对四位的信息码进行检测纠错。四位信息码可以人为的用开关控制其出错。其原理如下图所示：
15
f图421汉明编码电路原理图三位监督码由M1由a3、a4、a6异或产生，M2由a3、a5、a6异或产生，M3由a4、a5、a6异或产生。a3、a4、a5、a6是四位的信息码，M1、M2、M3是产生的三位监督码。当选择汉明编码状态时，前面的四位信息码由拨码开关的前四位和后四位异或产生，即拨码开关的后四位可以人为的让四位信息码出错。当有按键按下时也可以让四位信息码出错，而且出错的那一位信息码会不断闪烁的同时串行码的输出会自动纠正该位。即如果出错位为低电平那么输出为高电平，如果出错位为高电平那么输r