基于FPGA的电子抢答器的程序设计
摘
要
随着科学技术日新月异，文化生活日渐丰富，在各类竞赛、抢答场合电子抢答器已经作为一种工具得到了较为广泛的应用。顾名思义，电子抢答器是一种通过抢答者的指示灯显示、数码显示和警示显示等手段准确、公正、直观地判断出最先获得发言权选手的设备。此次设计有4组抢答输入，每组设置一个抢答按钮供抢答者使用。电路具有第一抢答信号的鉴别和锁存功能。当第一抢答者按下抢答开关时，该组指示灯亮以示抢答成功。同时，电路也具备自锁功能，保证能够实现在一路成功抢答有效后，其他三路均不能抢答。本设计基于VHDL语言，采用FPGA为控制核心，并结合动手实践完成，具有电路简单、操作方便、灵敏可靠等优点。该四路抢答器使用VHDL硬件描述语言进行编程，分为七个模块：判断模块，锁存模块，转换模块，扫描模块，片选模块，定时报警模块和译码模块。编程完成后，使用QuartersII工具软件进行编译仿真验证。关键词：VHDL，FPGA，四路抢答器，仿真
f目录
1概述1
11设计背景112抢答器现状113本论文主要完成的工作114设计心得2
2开发工具简介3
21VHDL语言简介322FPGA开发过程与应用4221FPGA发展历程及现状4222FPGA工作原理4223FPGA开发流程523QuartusII软件6
3系统设计8
31系统设计要求832系统设计方案8321系统硬件设计方案8322系统软件设计方案8333系统原理详述10
4电路程序设计及仿真12
41抢答锁存模块设计12411VHDL源程序12412抢答锁存电路的模块1342仿真14
总结15致谢17参考文献18
f郑州轻工业学院课程设计任务r