）
46、画出DFF的结构图用verilog实现之。（威盛）
47、画出一种CMOS的D锁存器的电路图和版图。（未知）
48、D触发器和D锁存器的区别。（新太硬件面试）
49、简述latch和filpflop的异同。（未知）
50、LATCH和DFF的概念和区别。（未知）
51、latch与register的区别为什么现在多用register行为级描述中latch如何产生的。（南山之桥）
f52、用D触发器做个二分颦的电路又问什么是状态图。（华为）
53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）
54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）
55、Howma
yflipflopcircuitsare
eededtodivideby16I
tel16分频？
56、用filpflop和logicgate设计一个1位加法器，输入carryi
和curre
tstage，输出carryout和
extstage（未知）
57、用D触发器做个4进制的计数。（华为）
58、实现N位Joh
so
Cou
terN5。（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）
60、数字电路设计当然必问VerilogVHDL，如设计计数器。（未知）
61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥）
62、写异步D触发器的verilogmodule。（扬智电子笔试）
moduledff8clkresetdq
i
putclk
i
putreset
i
put70d
output70q
reg70q
alwaysposedgeclkorposedgereset
ifreset
q0
else
fqd
e
dmodule
63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）
moduledivide2clkclk_oreset
i
putclkreset
outputclk_o
wirei

regout
alwaysposedgeclkorposedgereset
ifreset
out0
else
outi

assig
i
out
assig
clk_oout
e
dmodule
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a你所知道的可编程逻辑器件有哪些？b试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
PAL，PLD，CPLD，FPGA。
moduledff8clkresetdq
i
putclk
i
putreset
fi
putd
outputq
regq
alwaysposedgeclkorposedgereset
ifreset
q0
else
qd
e
dmodule
65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA20031106上海笔试试题）
69、描述一个交通信号灯的设计。（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）
71、设计一个自动售货机系统r