0000”转换时，当Cpu的上升沿到来时，Co’输出一个上升沿作进位信号；（4）令CpULD’“1”，且CPD接CP，则计数器开始计数，构成四位二进制减法计数器。且当计数器状态从“0000”向“1111”转换时，当CpD的上升沿到来时，Bo’输出一个上升沿作借位信号。274193组成可编程计数器：（1）构成8421码六进制加法计数器：令：LD’（Q2Q1）’，D3D2D1D0“0000”时，从Cpu输入单脉冲P（CPD“1”），用发光管显示输出，列出编程计数器的时序表；作出时序图如下：00010010


0000
0011
01013（N12）分频器：
0100
（1）按图3搭接电路，用函数信号发生器的TTL信号（f100kHz）做时钟Cp，用双踪示波器观察并记录Cp、Cpu、Q0、Q1、Q2、Q3、QT’、LD’的工作波形。Cp、Cpu、Q0、Q1、Q2、Q3、QT’、LD’的工作波形如下：
f五、实验小结
通过这次实验，我掌握了74193同步四位二进制可逆计数器的逻辑功能，学会了设计可编程计数器和（N12）分频器。实验线路比较复杂，需要认真连接电路。其中示波器依旧选择外触发，接在边沿最少的输出端QT’。外触发波形不稳定时，应该调整触发电平旋钮，使得波形稳定。电路中的高电平应接到开关处，并打开开关。
fr