摘要
VHDL非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD和FPGA的应用设计中若采用以往的布尔方程或门级描述方式很难快速有效地完成。VHDL能提供高级语言结构方便地描述大型电路快速地完成设计。它是一种标准语言它的设计描述可被不同的工具所支持可用不同器件来实现。文中以基于FPGA的电子密码锁的设计为实例从方案的确定各阶层的划分VHDL的应用采用了VHDL自顶向下的设计方法。它是一种高效率设计出它体积小、功耗低、价格便宜、安全可靠、维护和升级都十分方便的电子密码锁电路。关键词VHDL自顶向下的设计方法数字密码锁EDA数字系统
ABSTRACT
VHDLisverysuitabletothedesig
ofprogrammablelogicdevicesItisdifficulttodesig
largecapacityCPLDa
dFPGAwiththedescriptio
methodofBoolea
equatio
sorofgatesVHDLca
providehighlevella
guagestructuredescribelargescalecircuitco
ve
ie
tlya
dcompletedesig
rapidlyItisasta
dardla
guageItsdesig
descriptio
ca
besupportedbydiffere
ttoolsa
dimpleme
tedbydiffere
tdevicesThispaperi
troducestheVHDLtopdow
desig
methodi
cludi
gschemedetermi
atio
hierarchydivisio
a
dI
ordertoFPGAbasedelectro
icpasswordlockdesig
asa
exampleItisahighlyefficie
tdesig
ofitssmallsizelowpowerco
sumptio
cheapsafea
dreliablemai
te
a
cea
dupgradesareveryco
ve
ie
telectro
icpasswordlockcircuitKeywordsVHDLtopdow
desig
methoddigitalcodelockEDAdigitalsystem
f目录
摘要ABSTRACT第一章总体设计11设计任务和要求12设计方案的比较论证13基于FPGA电子密码锁总体设计框图第二章电子密码锁单元电路设计21可编程逻辑器件FPGA器件的特点设计器件的选择设计方法采用自顶向下的设计
211212213
22功能电路的设计221键盘扫描电路设计222时序产生电路设计223键盘消抖电路设计224键盘译码电路设计r