信息技术学院
《可编程逻辑器件原理及应用》课程综合设计报告书
姓班学时
名：级：号：间：
指导教师：
f设计
数字钟
题目设计要求和任务
包括：设计方案、原理、程序与仿真结果、实验结果、收获和体会等
1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分60进制计数，即从0到59循环计数，时钟24进制计数，即从0到23循环计数，并且在数码管上显示数值。2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。
设
输出信号控制单元
LED显示‘
计
使能端信号CLK信号
数字时钟
复位信号
过
程
根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制细化框图
f时调整
分调整
控制单元使能端信号CLK信号
数字时钟
时显示分显示秒显示
24进制60进制60进制LED显示
编写程序、仿真和分析
1、秒计数器1）VHDL语言描述程序见附录2）秒计数器的仿真波形图
3）波形分析
利用60进制计数器完成00到59的循环计数功能，当秒计数至59时，再
f来一个时钟脉冲则产生进位输出，即e
mi
1；reset作为复位信号低电平有效，即高电平时正常循环计数，低电平清零。因为这种60进制的VHDL语言是很好写的，它并不复杂，再说我们必须要学会这些基本的硬件语言的描写。
2、分钟计数器1）VHDL语言描述程序见附录2）分钟计数器的仿真波形图
3）波形分析
分钟计数模块利用60进制计数器，通过秒的进位信号的输入可实现从00到59的循环计数。
3、小时计数器1）VHDL语言描述程序见附录2）小时计数器的仿真波形图
3）波形分析
小时计数模块利用24进制计数器，通过分钟的进位信号的输入可实现从00到23的循环计数。
f1、数字时钟系统原理图
2、数字时钟系统波形图仿真
f附录（源程序）
1、小时计数器VHDL语言源程序（底层文件）LIBRARYIEEEuseIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYhourISPORTclkresetINSTD_LOGICdaoutoutSTD_LOGIC_VECTOR5DOWNTO0ENDENTITYhourARCHITECTUREfu
OFhourISSIGNALcou
tSTD_LOGIC_VECTOR5DOWNTO0BEGINdaoutcou
tPROCESSclkresetBEGINIFreset0THENcor