个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。倒计时电路由74LS192七段显示器，及555定时电路组成。此电路的设计虽然较复杂，但是能很好实现所要求的功能。通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图11所示。包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中抢答器，计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停连续计数、译码显示电路的显示功能。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。
第2页
f重庆信息技术职业学院毕业设计
显示电路
显示电路
发光二极管
抢答电路
倒计时电路
CP
报警电路
总控制电路
图121智力竞赛抢答器电路原理框图
设计思路：利用D触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。
第3页
f重庆信息技术职业学院毕业设计
第2章单元电路设计
21抢答器按键保持与封锁电路21174LS74D触发器74ls74双上升沿D触发器（有预置、清除端），1CP、2CP时钟输入端，1D、＿＿2D数据输入端，1Q、2Q、1Q、2Q输出端，CLR1、CLR2直接复位端（低电平有效），PR1、PR2直接置位端（低电平有效）。负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持阻塞边沿D触发器。工作原理SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD0且RD1时不论输入端D为何种状态，都会使Q1，Q0，即触发器置1；当SD1且RD0时，触发器的状态为0SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下1CP0时，与非门G3和G4封锁，其输出Q3Q41，触发器的状态不变。同时，由于Q3至Q5和Q4r