辨率为004Hz。
223、AD9851的原理
AD9851可以产生一个频谱纯净、频率和相位都可编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源，或通过其部高速比较器转换成标准方波输出，作为灵敏时钟发生器来使用。AD9851的各引脚功能如下，引脚排列，如图5：D0～D7：8位数据输入口，可给部寄存器装入40位控制数据。PGND：6倍参考时钟倍乘器地。PVCC：6倍参考时钟倍乘器电源。WCLK：字装入信号，上升沿有效。FQUD：频率更新控制信号，时钟上升沿确认输入数据有效。FREFCLOCK：外部参考时钟输入。
fCMOSTTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在6倍参考时钟倍乘器方式，系统时钟为倍乘器输出。AGND：模拟地。AVDD：模拟电源5Ｖ。DGND：数字地。DVDD：数字电源5Ｖ。RSET、DAC：外部复位连接端。VOUTN：部比较器负向输出端。VOUTP：部比较器正向输出端。VINN：部比较器的负向输入端。VINP：部比较器的正向输入端。DACBP：DAC旁路连接端。IOUTB：“互补”DAC输出。IOUT：部DAC输出端。
图5RESET：复位端。低电平清除DDS累加器和相位延迟器为0Hz和0相位，同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。
224、AD9851在本系统中的应用
由于AD9851是贴片式的体积非常小，引脚排列比较密，焊接时必须小心，还要防静电，焊接不好就很容易把芯片给烧坏。还有在使用中数据线、电源等接反或接错都很容易损坏芯片。此外，为了不受外界干扰，添加了不少的滤波电路，显得整个电路完美。
AD9851有并行和串行两种控制方式，本设计中采用并行控制方式，在并行输入方式下，通过8位总线D0～D7将外部控制字输入到寄存器，在W－CLK（字输入时钟）的上升沿装入第一个字节，并把指针指向下一个输入寄存器，连续5个W－CLK的上升沿读入5个字节数据到输入寄存器后，W－CLK的边沿就不再起作用。然后在FQ－UD（频率更新时钟）上升沿到来时将这40位数据从输入寄存器
f装入到频率相位寄存器，这时DDS输出频率和相位更新一次，同时把地址指针复位到第一个输入寄存器以等待下一次的频率相位控制字输入。图6即为AD9851控制字并行输入时序。
并行方式由5组8位控制字反复送入，前8位控制输出相位、6倍参考时钟倍频器、电源休眠和输入方式，其余各位构成32位频率控制字。
图6AD9851在本设计中的应用电路图，如图7所示：
图7
波弦正出输器波机滤片至单至440011400310450IOUT70C1RC2R7VV4567T5CB5DDDDRIr