噪声水平比理论分析值要大，获得的动态范围要小，所以在选择ADC时要有一定的动态范围储备量。
2电源和接地
在高速采样电路设计时，一般设计原则是应把模拟电源与数字电源应分开。在不能单独供电的场合，模拟电源最好使用二次降压稳压电源。降压设计中主要权衡是使用线性稳压器还是使用开关稳压器。线性稳压器体积小，所需的滤波电容较小，这有利于减小浪涌电流。对于线性稳压器来说，效率低是其主要缺点。对于ADC电路和前端输入电路来说，耗电不大，变换效率不是主要问题，一般首选线性稳压器的。对于开关稳压电源在这种降压设计中尽量避免使用，以减小其带来的高频干扰。
高速数据采集系统中，电源连线上感应的高频干扰信号是不可忽视的电路干扰源。除了采用短而宽的电源线减小感抗外，还需在靠近器件输出端加接退藕电容和旁路电容。退藕电容为器件提供局域化的直流旁路电容，能消除高频辐射噪声和抑制高频干扰。
在滤波电路设计中，关键是确定接入电容、电感等元件构成的滤波网络的结构。对于大多数的采样器，具有较小的瞬态需用电流，可以采用容量较小的去藕电容。一般用容量为01～001μF的小容量电容接连在器件的电源与地之间。不能直接就近接电源层或地层，否则去藕效果不好，应尽量靠近器件的电源引脚，对用于去藕和旁路的电容器，其自谐振频率是决定电容设计的重要参数。常用如下计算公式计算谐振频率，L为电容器的等效电感。
3系统接地
在高速系统中，接地技术是非常重要的。如果接地不良，使地线回路存在公共阻抗，只要电路的一个回路中出现干扰信号，就会通过地线阻抗对其他回路造成干扰。在设计时应尽可能降低地线上的电流，可以有效地降低地线电感的影响。常用方法是将电路分为若干个回路，每个回路使用自己的地线，各回路的地线再在一点共地，可以使各个回路相互隔离，减少互相影响。
f龙源期刊网httpwwwqika
comc
4采样时钟对于高速采样器，采样时钟的相位噪声对量化噪声影响极大，应选用高精度、低相位噪声外接时钟源，从而减小由于时钟偏斜引起的噪声，以提高高速系统数据采集精度。
高速采样电路设计主要原则
鉴于上述因素，在高速电路板布线时应采用如下原则1模拟地与数字地分开。为了避免数字电路噪声对模拟电路的干扰，模拟地应与数字地分开，如果能做在不同的层上最好，否则可以用分割带把二者分开。地线的分割会引起分割带之间的传输线特性阻抗不连续，所以分割带不宜过宽，大多数情况下2～3mm为宜，同时应尽量r