王老师，您好！祝您新年快乐！关于EDA实验4：数字频率计的设计与仿真，我回家又想了一下，并在您程序的基础上做了一下修改，得到了比较满意的仿真结果，现向您汇报一下。首先，关于当时只能测第一次频率的问题，我回来仿真了一下，发现是在fre_clr信号中产生了毛刺，因此后续当计数器计数时会被误清零。如图：
其次，程序的问题在于：assig
cou
t_clrclkcou
t_c用了clk信号作为基准，实际上，clk信号在仿真中是有超前量的。为避免这个问题，我将fre_ctrl这个子模块修改如下：modulefre_ctrlclkrstcou
t_e
cou
t_clrloadi
putclkrstoutputcou
t_e
cou
t_clrloadregcou
t_e
cou
t_a
dloadalwaysposedgeclkbegi
ifrstbegi
cou
t_e
0load1e
delsebegi
cou
t_e
cou
t_e
loadcou
t_e
cou
t_clrcou
t_e
e
de
dalways
egedgeclk
fbegi
ifcou
t_e
cou
t_a
d1elsecou
t_a
d0e
dassig
cou
t_clrcou
t_e
cou
t_a
de
dmodule该部分的时序仿真结果：
最后，将仿真结果展示如下：
王老师，感谢您这学期的EDA授课，我从中学到了很多东西，与电子竞赛时使用FPGA相比，我有了明显的提高。我真诚的希望今后讲课中可以多一点实践的内容，您手把手的教一些更大的项目，比如做一个逻辑分析仪，做一个DDS信号发生器之类。通过半年来的美国研究生院的申请工作，我感受到了中国高等教育与美国本土教育体制的差异，我希望能在剩下的一个学期中尽快弥补这个差距，能使我更快的适应美国大学的学习节奏。最后再一次真诚的感谢您的付出。教师的负责是学生最大的幸福！李培龙
fr