实验五
7段数码管显示译码器设计
岭南师范学院（信息工程学院）
一、实验目的：
1学会使用锁相环和分频器做分频处理并使用分频后的信号2学习和掌握数码管的电路原理图及如何使用数码管显示相应的字符3学习7段数码显示译码器设计、多层次设计方法、和总线数据输入方式的功能实现。
二、实验原理：
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图7－1数码管的7个段，高位在左，低位在右。
三、实验仪器及设备
1计算机2FPGA（Max10）开发板
共阴数码管及其电路
3Quartus软件
四、实验内容
在开发板上的七段数码管实现显示数字并且自动增加
五、实验步骤：
1打开Quartus151建立一个工程文件2添加一个VHDLFile，然后进行代码的输入（这些代码的作用是实现数码管的显示字符的）代码如下：
fLIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLENTITYDecL7SISPORTAINSTD_LOGIC_VECTOR3DOWNTO0LED7SOUTSTD_LOGIC_VECTOR6DOWNTO0ENDARCHITECTUREo
eOFDecL7SISBEGINPROCESSABEGINCASEA3DOWNTO0ISWHEN