简述DSP芯片的主要特点
哈佛结构将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。多总线结构保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。指令系统的流水线操作减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。专用的硬件乘法器使乘法累加运算能在单个周期内完成。特殊的DSP指令、快速的指令周期、硬件配置强。
详细描述冯诺依曼结构和哈佛结构，并比较不同？
冯诺依曼结构数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。哈佛结构将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。
DSP系统的设计过程
确定DSP系统设计的性能指标；进行算法优化与模拟；选择DSP芯片和外围芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试。
请描述TMS320C54x的总线结构？
C54X采用先进的哈佛结构并具有八组总线其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。3组数据总线连接各种元器件。CB和DB总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。1分4组地址总线PABCABDABEAB传送执行指令所需的地址。
TMS320C54x片内存储器一般包括哪些种类？如何配置片内存储器？
C54X片内存储器一般包括两种类型：ROM只读存储器，RAM随机访问存储器。RAM又可分为双访问DARAM和单访问SARAM。
简述TMS320C54X芯片的CPU各组成部分及其功能。
CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算。桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。乘法器加法器单元：在单周期内完成一次乘法累加运算。比较选择和存储单元：是专门为Viterbi算法设计的加法，比较，选择操作的硬件单元。指数编码器：用于支持单周期指令EXP的专用硬件。
TMS320C54x存储器包括哪几个空间？
64kr