主要的一部分。在此次设计中，我们选择74LS192进行24进制同步减法计数。同时选择74LS48作为BCD码译码器来对7段数码显示管进行译码驱动，选择两个七段数码显示管进行显示。根据设计要求，本课程设计采用555计时器制成的多谐振荡器，来进行秒脉冲的输入。在本设计中，因为我们需要对其进行暂停、清零、报警等控制，所以我们使用了三个开关来控制计数器的各功能的实现，从而实现了各种功能的实现。
各单元电路的设计
24进制计数器的设计
根据设计要求，本设计需要实现24进制递减功能，所以本设计采用十进制同步减法计数，因此使用74LS192来实现计数功能。十进制可逆计数器74LS192引脚排列及逻辑符号如图231（a）、（b）所示，它具有双时钟输入，并具有清除和置数等功能。
（a）引脚排列
b逻辑符号
图23174LS192的引脚排列及逻辑符号
5
f图中：位输出端，
为置数端，
为加计数端，
为减计数端，
为非同步进为
为非同步借位输出端，P0、P1、P2、P3为计数器输入端，
清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下图232所示：
输入MR×1×001010
图23274LS192的功能表↑
输出
P3P2P1P0Q3Q2Q1Q0×××××0000
×
×d
c
b
a
d
c
b
a
1
××××
加计数
1
↓
××××
减计数
在本次设计中，因为我们要实现24进制计数功能，所以我们首先应该对计数器进行置数，由于（24）10（00100100）8421BCD所以要先对741192两芯片进行置数，令第一块集成块的置数端Q3Q2Q1Q00010，令第二块的为Q3Q2Q1Q00100。把第二块芯片的借位端连，从而进行实现借位功能。
6
与第一块芯片的脉冲输入端相
f数码显示译码器的设计
在本设计中，根据设计的要求，我使用74LS48译码器来驱动共阴极数码显示管，74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。74LS48的引脚图和功能表分别如图233和表231所示。
图23374ls48引脚图表231
数字0123456789消隐脉冲消隐灯测试
74LS48的功能表
输入LT1111111111X10RBI1XXXXXXXXXX0XDCBA0000000100100011010001010110011110001001XXXX0000XXXXBIRBO1111111111001输出abcdefg1111011111111110011110011111111011011011101000101010001110110011111011字形0123456789
000000000000001111111
8
7
f七短数码显示管的引脚图如图234所示，其中3脚和8脚相连为公共端，在电路r